|  |  |  |  |
| --- | --- | --- | --- |
| D2 | D1 | D0 | Mạch điều khiển |
| 0 | 0 | 0 | Mov A, C: đưa dữ liệu từ thanh ghi lưu kết quả C vào thanh ghi A |
| 0 | 0 | 1 | Mov B, C: đưa dữ liệu từ thanh ghi lưu kết quả C vào thanh ghi B |
| 0 | 1 | 0 | ADD (+) |
| 0 | 1 | 1 | SUB (-) |
| 1 | 0 | 0 | AND |
| 1 | 0 | 1 | OR |
| 1 | 1 | 0 | LOAD A: Đưa dữ liệu vào thanh ghi A |
| 1 | 1 | 1 | LOAD B: Đưa dữ liệu vào thanh ghi B |

VD: Mã hóa các lệnh thực hiện phép tính 5 + 2 cho vi xử lý đơn giản.

|  |  |
| --- | --- |
| Mảng thanh ghi | Tác động |
| 1 1 0 | Nạp thanh ghi A (đưa giá trị cần thực hiện phép tính vào thanh ghi A) = LOAD A |
| 1 0 1 | Với giá trị = 5 (101) |
| 1 1 1 | Nạp thanh ghi B (đưa giá trị cần thực hiện phép tính vào thanh ghi B) = LOAD B |
| 0 1 0 | Với giá trị = 2 (010) |
| 0 1 0 | Thực hiện phép tính **cộng** giữa thanh ghi A và B (A + B) và ghi kết quả vào thanh ghi C |

VD: Mã hóa các lệnh thực hiện phép tính (2 or 1 and 5) + 5 -2

Tính như bình thường, trong ngoặc trước, từ trái sang phải

|  |  |
| --- | --- |
| Mảng thanh ghi | Tác động |
| 1 1 0 | Nạp thanh ghi A (đưa giá trị cần thực hiện phép tính vào thanh ghi A) = LOAD A |
| 0 1 0 | Với giá trị = 2(0 1 0) |
| 1 1 1 | Nạp thanh ghi B (đưa giá trị cần thực hiện phép tính vào thanh ghi B) = LOAD B |
| 0 0 1 | Với giá trị = 1 (0 0 1) |
| 1 0 1 | Thực hiện phép tính **OR** giữa thanh ghi A và B (A or B) và ghi kết quả vào thanh ghi C  C = A or B= 2 or 1  A và B không còn dữ liệu gì cả |
| 0 0 0 | Đưa kết quả ở thanh ghi C vào thanh ghi A = MOV A, C  A= 2 or 1 |
| 1 1 1 | Nạp thanh ghi B (đưa giá trị cần thực hiện phép tính vào thanh ghi B) = LOAD B |
| 1 0 1 | Với giá trị = 5 (1 0 1) |
| 1 0 0 | Thực hiện phép tính **and** giữa thanh ghi A và B (A and B) và ghi kết quả vào thanh ghi C  C = A and B= 2 or 1 and 5  A và B không còn dữ liệu gì cả |
| 0 0 0 | Đưa kết quả ở thanh ghi C vào thanh ghi A = MOV A, C  A= 2 or 1 and 5 |
| 1 1 1 | Nạp thanh ghi B (đưa giá trị cần thực hiện phép tính vào thanh ghi B) = LOAD B |
| 1 0 1 | Với giá trị = 5 (1 0 1) |
| 0 1 0 | Thực hiện phép tính **cộng** giữa thanh ghi A và B (A + B) và ghi kết quả vào thanh ghi C  C= (2 or 1 and 5) + 5 |
| 0 0 0 | Đưa kết quả ở thanh ghi C vào thanh ghi A = MOV A, C  A= (2 or 1 and 5) + 5 |
| 1 1 1 | Nạp thanh ghi B (đưa giá trị cần thực hiện phép tính vào thanh ghi B) = LOAD B |
| 0 1 0 | Với giá trị = 2 (0 1 0) |
| 0 1 1 | Thực hiện phép tính **trừ** giữa thanh ghi A và B (A - B) và ghi kết quả vào thanh ghi C  C= (2 or 1 and 5) + 5 - 2 |

Vd: 3 and 4 or 6

|  |  |
| --- | --- |
| Mảng thanh ghi | Tác động |
| 1 1 0 | Nạp thanh ghi A (đưa giá trị cần thực hiện phép tính vào thanh ghi A) = LOAD A |
| 0 1 1 | Với giá trị = 3 (0 1 1) |
| 1 1 1 | Nạp thanh ghi B (đưa giá trị cần thực hiện phép tính vào thanh ghi B) = LOAD B |
| 1 0 0 | Với giá trị = 4 (1 0 0) |
| 1 0 0 | Thực hiện phép tính **and** giữa thanh ghi A và B (A and B) và ghi kết quả vào thanh ghi C  C = A and B= 3 and 4  A và B không còn dữ liệu gì cả |
| 0 0 0 | Đưa kết quả ở thanh ghi C vào thanh ghi A = MOV A, C  A= 3 and 4 |
| 1 1 1 | Nạp thanh ghi B (đưa giá trị cần thực hiện phép tính vào thanh ghi B) = LOAD B |
| 1 1 0 | Với giá trị = 6 (1 1 0) |
| 1 0 1 | Thực hiện phép tính **OR** giữa thanh ghi A và B (A or B) và ghi kết quả vào thanh ghi C  C = A or B= 3 and 4 or 6  A và B không còn dữ liệu gì cả |

Vd: Sử dụng IC giải mã và các cổng logic cơ bản sẵn có, ghép nối vi xử lý 8085 với bộ nhớ **ngoài dung lượng 10KB**, bao gồm:

**- Bắt đầu từ địa chỉ nhớ 0x8000** (8000h)

**- Từ các IC SRAM dung lượng 8 KB và 2 KB**

(8Kb từ các IC 4K => suy ra là dùng 2 IC 4K )

Giải:

B1:

IC SRAM:

IC1: 8KB = 8. 1024 = x =

=> Cần sử dụng 13 đường địa chỉ từ đến

IC2: 2KB= 2.1024 = 2x =

=> Cần sử dụng 11 đường địa chỉ từ đến

Địa chỉ bắt đầu: 0x8000 (hexa) = 1000 0000 0000 0000 (16-bit địa chỉ)

IC1: 8 KB (sử dụng 13 đường bit địa chỉ) chữ A là viết tắt của address

<= (bắt đầu từ bên phải )

Địa chỉ bắt đầu: 100|0 0000 0000 0000

Địa chỉ kết thúc: 100|1 1111 1111 1111

IC2: 2KB (sử dụng 11 đường địa chỉ) từ đến

(hiểu là IC 2 nối tiếp với IC 1 => địa chỉ kết thúc của IC1 sẽ cộng thêm 1 đơn vị => địa chỉ bắt đầu của IC2)

Có địa chỉ kết thúc của IC1 là: 100|1 1111 1111 1111 (tất cả các số đằng sau gạch | chuyển về bit 0: => 100|0 0000 0000 0000

100|~~0 0000 0000 0000~~ + 1 = 1010 0000 0000 0000

<=

Địa chỉ bắt đầu: 1010 0|000 0000 0000

Địa chỉ kết thúc: 1010 0|111 1111 1111

Bước cuối: vẽ sơ đồ kết nối dùng với các cổng logic cơ bản: and, or, not, xor,…

Vẽ vi xử lý 8085 kết nối với IC1 thì dùng địa chỉ kết thúc của IC1 (chỉ sử dụng các bit bên trái dấu gạch |)

Vẽ vi xử lý 8085 kết nối với IC2 thì dùng địa chỉ kết thúc của IC2 (chỉ sử dụng các bit bên trái dấu gạch |)

Đấu nối các chân địa chỉ sao cho tất cả đi qua cổng logic sẽ bằng mức 0

IC ngoài 8KB bằng các IC SRAM 4KB => sử dụng 2 IC 4 KB

Với địa chỉ bắt đầu: 0x0000